Opération de lecture de mémoire vive magnétorésistive (mram) cache utilisant une ligne de mot de référence

Read operation of cache mram using a reference word line

Abstract

L'invention porte sur des systèmes et sur des procédés, lesquels concernent une opération de lecture sur une mémoire vive magnétorésistive (MRAM) couplée à un groupement d'étiquettes, et lequel procédé comprend : la réception d'un indice et d'une étiquette; sur la base de l'indice, l'accès à n emplacements de mémoire dans le groupement d'étiquettes, et, pour chacun des n emplacements de mémoire auquel il a été accédé, la comparaison de données stockées à l'intérieur de ces derniers à l'étiquette reçue; sur la base de l'indice, l'activation d'une ligne de mot fictive dans la mémoire vive magnétorésistive; après l'activation de la ligne de mot fictive, la génération d'un signal d'atteinte associé à l'un des n emplacements de mémoire si la comparaison indique une concordance pour ledit emplacement des n emplacements de mémoire; en réponse à l'activation de la ligne de mot fictive, l'obtention d'une tension de référence stabilisée pour lire les cellules de bits de mémoire vive magnétorésistive de la mémoire vive magnétorésistive désignée par l'indice; parmi les cellules de mémoire vive magnétorésistive désignées par l'indice, la lecture des cellules de mémoire vive magnétorésistive ayant un emplacement de mémoire correspondant à l'un des n emplacements de mémoire du groupement d'étiquettes délivrant ledit signal d'atteinte, la lecture utilisant la tension de référence stabilisée.
Systems and methods relate to a read operation on a magnetoresistive random access memory (MRAM) coupled with a tag array, the method comprising: receiving an index and a tag; based on the index, accessing n memory locations in the tag array and for each of the accessed n memory locations comparing data stored therein with the received tag; based on the index, activating a dummy word line in the MRAM; after the activation of the dummy word line, generating a hit signal associated with one of the n memory locations if the comparing indicates a match for said one of the n memory locations; in response to the activation of the dummy word line obtaining a settled reference voltage for reading MRAM bit cells of the MRAM designated by the index; among the MRAM cells designated by the index, reading the MRAM cells having a memory location corresponding to the one of the n-memory location in the tag array providing said hit signal, the reading using the settled reference voltage.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (3)

    Publication numberPublication dateAssigneeTitle
    US-2002087779-A1July 04, 2002Kevin ZhangHigh-speed way select scheme for a low power cache
    US-2003061446-A1March 27, 2003Samsung Electronics Co., Ltd.Multi-way set associative cache memory
    US-2004027908-A1February 12, 2004Tsukasa Ooishi, Hiroaki TanizakiNonvolatile memory device suitable for cache memory

NO-Patent Citations (1)

    Title
    None

Cited By (0)

    Publication numberPublication dateAssigneeTitle